목차

[영문] CONTENTS
Preface = xi
Symbols = xv
Chapter 1. Introduction to Frequency Synthesis = 1
 1­1 Introduction and Definitions = 1
 1­2 Synthesizer Parameters = 5
  1­2­1 Frequency Range = 6
  1­2­2 Frequency Resolution = 6
  1­2­3 Output Level = 7
  1­2­4 Control and Interface = 7
  1­2­5 Output Flatness = 7
  1­2­6 Output Impedance = 7
  1­2­7 Switching Speed = 7
  1­2­8 Phase Transient = 8
  1­2­9 Harmonics = 9
  1­2­10 Spurious Output = 10
  1­2­11 Phase Noise = 10
  1­2­12 Standard Reference = 12
 1­3 Auxiliary Specifications = 13
 1­4 Review of Synthesis Techniques = 13
  1­4­1 Phase­Locked Loop = 13
  1­4­2 Direct Analog Synthesis = 21
  1­4­3 Direct Digital Synthesis = 26
 1­5 Comparative Analysis = 35
 1­6 Conclusion = 37
 References = 37
Chapter 2. Frequency Synthesizer System Analysis = 39
 2­1 Multiplying and Dividing = 39
 2­2 Phase Noise = 42
 2­3 Spurious and Phase Noise in PLL = 48
 2­4 Phase Noise Mechanism = 50
  2­4­1 Noise in Dividers = 50
  2­4­2 Noise in Oscillators = 50
  2­4­3 Noise in Phase Detectors = 51
 2­5 Mixing and Filtering = 52
 2­6 Frequency Planning = 54
 References = 55
Chapter 3. Measurement Techniques = 57
 3­1 Switching Speed = 57
 3­2 Phase Noise = 61
  3­2­1 FM Noise = 62
  3­2­2 Delay Line Discriminator = 63
  3­2­3 Integrated Phase Noise = 65
  3­2­4 Noise Density = 65
 3­3 Phase Continuity = 66
 3­4 Spurious Signals (Especially DDS) = 66
 3­5 Phase Memory = 68
 3­6 Step Size = 68
 3­7 Linear FM = 69
 3­8 Conclusion = 69
 References = 70
Chapter 4. DDS General Architecture = 71
 4­1 Digital Modulators and Signal Reconstruction = 73
 4­2 Pulse Output DDS of the First Order = 80
 4­3 Pulse Output DDS of the Second Order = 85
 4­4 Standard DDS = 87
  4­4­1 Binary­Coded Decimal DDS = 98
 4­5 Randomization = 103
  4­5­1 Wheatley Procedure = 104
  4­5­2 Randomizing Sine Output = 105
 4­6 Quantization Errors = 107
  4­6­1 Digitized Model = 107
 4­7 Logic Speed Considerations = 118
 4­8 Modulation = 118
 4­9 State­of­the­Art Components and Systems = 126
  4­9­1 Very High­Speed Direct Digital Synthesizer = 126
  4­9­2 Medium­Speed Direct Digital Synthesizer = 127
 4­10 Performance Evaluation = 131
  4­10­1 Switching Speed = 131
  4­10­2 Phase Noise = 131
  4­10­3 Spurious Signals = 132
  4­10­4 Phase Continuity = 132
  4­10­5 Resolution = 132
 4­11 Sample­and­Hold Devices = 132
 4­12 Single­Bit DDS Revisited = 133
 4­13 Arbitrary Waveform Generators = 136
 4­14 Digital Chirp DDS = 138
 4­15 Conclusion = 139
 Appendix 4A DDS Applications = 139
 Appendix 4B DDS­Spectra and the Time Domain = 141
 Appendix 4C Sampling Theorem = 155
 References = 156
Chapter 5. Phase­Locked Loop Synthesizers = 159
 5­1 Main Components of PLL Synthesis = 160
  5­1­1 Voltage Controlled Oscillators = 161
  5­1­2 Analog Phase Detector = 164
  5­1­3 Digital Phase Detector 1 = 168
  5­1­4 Digital Phase Detector 2 = 171
  5­1­5 Digital Phase Detector 3 = 172
  5­1­6 Digital/Analog Phase Detector 4 = 172
  5­1­7 Dividers = 174
 5­2 Performance Evaluation = 178
 5­3 Fractional­N Synthesizers = 191
  5­3­1 Fractional­N Synthesis of the First Order = 194
  5­3­2 Fractional­N Synthesis of the Second Order = 206
 5­4 Spectra and Randomization = 210
 5­5 DDS­Based PLL = 211
 5­6 Single­Chip PLL Synthesis (1994) = 214
 5­7 Conclusion = 218
 References = 218
Chapter 6. Accumulators = 221
 6­1 Binary Accumulators = 221
 6­2 Decimal Accumulators = 229
 6­3 Interface to ROM = 230
 6­4 Accumulator DDS = 232
 6­5 Phase Adder and Accumulator Segmentation = 232
 6­6 Conclusion = 234
 References = 234
Chapter 7. Lookup Table and Sine ROM Compression = 235
 7­1 ROM Algorithm = 236
 7­2 Quadrant Compression = 240
 7­3 Compression Principles = 243
 7­4 Direct Taylor Approximation = 244
 7­5 Hutchison Algorithm = 246
 7­6 Sunderland Algorithm = 250
 7­7 Variations and Randomization = 253
 7­8 Auxiliary Function ROM Approximation = 255
  7­8­1 Spurious Signal Analysis = 258
 7­9 Coordinate Transformation (CORDIC) = 259
 7­10 Other Methods = 262
 7­11 Conclusion = 263
 References = 264
Chapter 8. Digital­to­Analog Converters = 265
 8­1 DAC Performance Evaluation = 266
 8­2 DAC Principles of Operation = 269
 8­3 DAC Parameters = 276
  8­3­1 Update Rate = 276
  8­3­2 Resolution = 276
  8­3­3 Logic Format = 277
  8­3­4 Setup­and­Hold Time = 277
  8­3­5 Rise, Fall, and Settling Times = 277
  8­3­6 Propagation Delay Time = 278
  8­3­7 Differential Linearity = 278
  8­3­8 Integral Nonlinearity = 278
  8­3­9 Monotonicity = 279
  8­3­10 Multiplying Bandwidth = 279
  8­3­11 Glitch Energy = 279
  8­3­12 Symmetry = 280
 8­4 State­of­the­Art DACs = 280
  8­4­1 Low­Speed Operation = 280
  8­4­2 Medium­Speed Operation = 282
  8­4­3 Very High­Speed Operation = 282
  8­4­4 Other Recommended DACs = 283
 8­5 Sine­Wave DAC = 283
 8­6 Multiplexing = 283
 References = 287
Chapter 9. Synthesizers in Use and Reference Generators = 289
 9­1 Synthesizers in Use = 289
  9­1­1 Hewlett­Packard 3325B = 290
  9­1­2 Hewlett­Packard 8662A = 291
  9­1­3 Program Test Sources 310 = 291
  9­1­4 Comstron/Aeroflex FS­2000 = 293
  9­1­5 Schomandl Models ND500 and ND1000 = 293
  9­1­6 Stanford Research DS345 = 293
 9­2 Reference Generators = 297
  9­2­1 General Review = 298
  9­2­2 Crystal Oscillators = 300
 9­3 Conclusion = 303
 References = 303
Chapter 10. Original Paper and Software = 305
  10­1 Tierney, Rader, and Gold Article = 305
  10­2 Software Description = 306
Index = 317